Designing ASIC/FPGA with Top Down Design Flow and VDHL
Detta är en avhandling från Institutionen för Datavetenskap
Sammanfattning:
Denna avhandling är EVENTUELLT nedladdningsbar som PDF. Kolla denna länk för att se om den går att ladda ner.